×
Regístrese Aquí para solicitar empleo o publicarlo X

Senior Design Verification Engineer - SystemVerilog​/UVM Expert

Trabajo disponible en: 46001, Valencia, Comunidad Valenciana, España
Empresa: Analog Devices, Inc.
Tiempo completo posición
Publicado en 2025-12-11
Especializaciones laborales:
  • Ingeniería
    Ingeniero Electrónico, Ingeniero de sistemas, Ingeniero de Pruebas
Rango Salarial o Referencia de la Industria: 30000 - 50000 EUR Anual EUR 30000.00 50000.00 YEAR
Descripción del trabajo
A global semiconductor leader is seeking a Senior Design Verification Engineer in Valencia, Spain. This role involves defining and executing verification strategies, developing and debugging tests using System Verilog and UVM, and collaborating with cross-functional teams to ensure high design quality. Ideal candidates will have a Master's in Engineering, experience in object-oriented programming, and familiarity with various simulation tools. This position offers opportunities for professional growth in a dynamic environment.
#J-18808-Ljbffr
Requisitos del puesto
10+ años Experiencia laboral
Tenga en cuenta que actualmente no se aceptan solicitudes desde su jurisdicción. Las preferencias de los candidatos son decisión del empleador o del agente reclutador.
Para buscar, ver y solicitar empleos que acepten solicitudes de su ubicación o país, toque aquí para realizar una búsqueda:
 
 
 
Busque más trabajos aquí:
(Ingrese pocas palabras para obtener mejores resultados)
Localización
Increase search radius (miles)

Idioma de la publicación
Categoría de empleo
Nivel educativo
Filtros
Nivel Educativo
Experiencia profesional mínima para el empleo (años)
Publicado en los últimos:
Salario