×
Register Here to Apply for Jobs or Post Jobs. X

Lead Digital Verification Engineer

Job in Montréal, Province de Québec, Canada
Listing for: Cadence Design Systems, Inc.
Full Time position
Listed on 2026-01-02
Job specializations:
  • IT/Tech
    Systems Engineer, Hardware Engineer
  • Engineering
    Systems Engineer, Electronics Engineer, Hardware Engineer
Job Description & How to Apply Below

Description

:

Cadence Design Systems est à la recherche de candidats d’excellence pour joindre une équipe expérimentée et dynamique d’ingénieurs en charge du développement d’IP au service des standards de l’industrie.

Le candidat sélectionné aura la charge de la vérification de modules numériques RTL et du développement de modules de vérification réutilisables. Le candidat sera aussi amené à contribuer à toutes les phases du processus de vérification : élaboration du plan de vérification, codage des points de couverture, génération de stimuli et analyse de couverture.

Le candidat devra posséder des connaissances de base des méthodes de design et de vérification des composantes numériques.

Le candidat devra être autonome, dynamique et démontrer de très bonnes qualités de communication.

Le groupe de design IP est une équipe multidisciplinaire composée d’ingénieurs provenant de divers sites à travers le monde.

Faisant parti du groupe de vérification, le candidat sera amené à collaborer avec diverses disciplines et phases de la réalisation complète d’IP matériel : design numérique et analogique, design physique, production, etc.

Le groupe de design IP est une organisation grandissante. Le catalogue complet se trouve au site suivant : .

Expérience minimum:

  • Baccalauréat en Ingénierie électrique, sciences appliquées ou domaine connexe.
  • Compréhension des principes de base de la vérification de composantes numériques.
  • Compréhension de base de la vérification basées sur les métriques (Metric Driven Verification).
  • Connaissance des Méthodes de Vérification Universelles (UVM).
  • Connaissance du langage d’assertions System Verilog (SVAs).
  • Compréhension de base du flot de design numérique.
  • Capable de communiquer en anglais.
  • Expérience recherchée:

  • Maîtrise en génie électrique, sciences appliquées ou domaine connexe.
  • Expérience avec le langage de vérification System Verilog UVM.
  • Expérience avec différents langages de script tel que Python, Perl, Ruby, etc.
  • Connaissance de base des protocoles de transfert de données tel que PCIe, USB, SATA, Ethernet, Display Port, HDMI.
  • Connaissance de base des techniques de vérification formelle.
  • Connaissance de base des composantes mixtes (analogiques/numériques).
  • Cadence est une employeuse qui souscrit à l’égalité des chances et qui s’engage à embaucher une main-d’oeuvre diversifiée.

    We’re doing work that matters. Help us solve what others can’t.

    We welcome applications from candidates with disabilities and in equity seeking groups. If you have accessibility needs during the application and interview process, we encourage you to make your needs known.

    Note that applications are not being accepted from your jurisdiction for this job currently via this jobsite. Candidate preferences are the decision of the Employer or Recruiting Agent, and are controlled by them alone.
    To Search, View & Apply for jobs on this site that accept applications from your location or country, tap here to make a Search:
     
     
     
    Search for further Jobs Here:
    (Try combinations for better Results! Or enter less keywords for broader Results)
    Location
    Increase/decrease your Search Radius (miles)

    Job Posting Language
    Employment Category
    Education (minimum level)
    Filters
    Education Level
    Experience Level (years)
    Posted in last:
    Salary