×
Register Here to Apply for Jobs or Post Jobs. X

Strong Junior​/Middle FPGA​/DSP

Job in Kief, McHenry County, North Dakota, 58747, USA
Listing for: INFOZAHYST RESEARCH AND PRODUCTION CENTER
Full Time position
Listed on 2026-07-17
Job specializations:
  • Engineering
    Electronics Engineer, Hardware Engineer, Test Engineer, Embedded Software Engineer
Salary/Wage Range or Industry Benchmark: 90000 - 120000 USD Yearly USD 90000.00 120000.00 YEAR
Job Description & How to Apply Below
Position: Strong Junior / Middle FPGA/DSP
Location: Kief

Overview

Запрошуємо Strong Junior/Middle FPGA/DSP приєднатись до нашої команди!

Infozahyst – приватний науково-виробничий центр, лідер у галузі радіоелектронної розвідки на території України.

Необхідні навички
  • Досвід реалізації DSP-алгоритмів для FPGA, ASIC або спеціалізованих DSP-процесорів
  • Досвід розробки цифрового дизайну для FPGA або ASIC
  • Володіння мовами описання цифрових схем та верифікації Verilog / System Verilog
  • Базове знання інтерфейсних шин, в т.ч. memory-mapped (Avalon, AXI-4) та streaming (AXI-S, Avalon-ST)
  • Базове вміння працювати з timing constraints для FPGA
  • Володіння MATLAB/Simulink (фокус на Signal Processing Toolbox, Fixed-point designer)
  • Досвід роботи з SDR трансиверами, зокрема реалізації DSP алгоритмів із використанням популярних SDR приймачів (за допомогою MATLAB, GNU Radio, Python, тощо)
  • Досвід роботи з алгоритмами для обробки радіосигналів (виявлення сигналів, визначення характеристик, демодуляція тощо)
  • Вміння працювати з git та OS Linux
  • Володіння Python. Базове знання matplotlib, numpy, pandas.
  • Інструменти для швидкої реалізації алгоритмів і автоматичної генерації коду (DSP Builder або System Generator for DSP/Vitis Model Composer; HDL Coder)
  • Досвід роботи з SoC (Cyclone V SE, Arria 10 SX, Zynq тощо) та/або soft-core процесорами (Risc-V, Nios II, Micro Blaze або інші)
  • Розуміння мови програмування C та особливостей написання вбудованого ПЗ
  • Досвід взаємодії з Embedded Linux та систем збірки buildroot, yocto, тощо
  • Досвід роботи зі швидкісними інтерфейсами (JESD
    204b, 10G Ethernet, тощо)
Основні задачі
  • Реалізація алгоритмів DSP на FPGA
  • Розробка та верифікація цифрового дизайну
  • Відлагодження розроблених алгоритмів на апаратних стендах
  • Підготовка моделей в Matlab/Simulink для автоматичної генерації коду для FPGA
Ми пропонуємо
  • Можливість бронювання співробітників відповідно дочинного законодавства;
  • Роботу в стабільній компанії;
  • Комфортну та сучасну офісну інфраструктуру;
  • Конкурентну оплату праці;
  • 5-денний робочий тиждень з 8-годинним робочим днем в проміжку 9:00-20:00;
  • Ми підтримуємо особистий та професійний розвиток наших співробітників, надаємо можливості для навчання та здійснюємо його компенсацію.
  • Ми турбуємось про здоров’я наших співробітників, надаючи медичне страхування, 24 календарні дні оплачуваної відпустки та 100% покриваючи лікарняні.
  • Відкритість до нових ідей та підходів, здорова комунікація всередині команди;
  • Унікальні та цікаві проєкти;
  • Причетність до справи, що наближає нашу перемогу!
#J-18808-Ljbffr
To View & Apply for jobs on this site that accept applications from your location or country, tap the button below to make a Search.
(If this job is in fact in your jurisdiction, then you may be using a Proxy or VPN to access this site, and to progress further, you should change your connectivity to another mobile device or PC).
 
 
 
Search for further Jobs Here:
(Try combinations for better Results! Or enter less keywords for broader Results)
Location
Increase/decrease your Search Radius (miles)
0
200
Filters
Education Level
Experience Level (years)
Posted in last:
Salary